부팅·SBI·플랫폼 규격

ISA 바깥의 약속: 플랫폼이란

17–21장에서 본 특권 아키텍처는 하트 안쪽의 규칙이다. CSR이 몇 번지에 있고 트랩이 나면 무엇이 바뀌는지를 정한다. 하지만 운영체제는 하트 바깥도 알아야 한다. 타이머 장치는 어디에 있는지, 인터럽트 컨트롤러는 어떤 레지스터를 가졌는지, 메모리는 몇 번지부터 몇 번지까지인지, 다른 하트를 깨우려면 무엇을 써야 하는지. 이런 것들을 칩마다 다르게 만들면 운영체제는 칩마다 따로 고쳐야 한다.

RISC-V는 이 문제를 층을 나누는 방식으로 푼다. 칩마다 달라지는 일은 M 모드에서 도는 펌웨어가 흡수하고, 운영체제(S 모드)는 펌웨어에게 정해진 방식으로 부탁만 한다. 그 부탁의 형식이 SBI(Supervisor Binary Interface)다. 하드웨어 목록은 장치 트리(Device Tree)나 ACPI 표로 전달하고, 인터럽트·IOMMU·디버그처럼 운영체제가 직접 만지는 장치는 아예 표준 규격으로 정한다.

이 장에서 다루는 규격은 모두 ISA 매뉴얼 밖에 있는 별도 문서다. 공식 규격 라이브러리의 버전을 정리하면 다음과 같다.

전원이 켜진 뒤: 부팅 단계

RISC-V 하트는 리셋되면 M 모드에서 구현이 정한 리셋 벡터 주소부터 실행한다(특권 규격의 리셋 규칙: 특권 모드는 M, mstatus.MIE는 0, pc는 구현이 정한 값). 그 순간에는 DRAM도 초기화되지 않았고 MMU도 꺼져 있다. 여기서부터 리눅스가 뜨기까지는 여러 단계의 프로그램이 바통을 넘기며 차례로 더 큰 세상을 준비한다. 이름과 단계 수는 칩마다 다르지만, 리눅스를 돌리는 RISC-V 보드에서 흔히 보는 순서는 다음과 같다.

SBI: 운영체제가 펌웨어에게 부탁하는 법

PC의 BIOS 호출처럼, S 모드 운영체제는 ecall 명령으로 한 단계 높은 실행 환경(M 모드 펌웨어, 또는 하이퍼바이저)에 서비스를 요청한다. 이 요청의 레지스터 사용법을 정한 것이 SBI다. SBI를 제공하는 쪽을 규격은 SEE(Supervisor Execution Environment) 또는 SBI 구현이라 부른다.

호출 규약

EID와 FID는 부호 있는 32비트 정수로 정의된다. 표준 확장의 EID는 대개 확장 이름의 ASCII 코드를 그대로 숫자로 만든 것이라, 16진수를 문자로 읽으면 이름이 보인다. 타이머 확장의 EID 0x54494D45는 바이트 54 49 4D 45, 곧 “TIME”이다. 지원하지 않는 EID나 FID를 부르면 반드시 SBI_ERR_NOT_SUPPORTED(−2)가 돌아온다.

표준 확장 목록

SBI는 작은 Base 확장과 선택적 확장들로 이루어진다. Base 확장(EID 0x10)은 모든 구현이 반드시 제공하며, 버전 조회와 sbi_probe_extension()으로 다른 확장이 있는지 묻는 기능만 들어 있다. 운영체제는 부팅 초기에 필요한 확장을 하나씩 탐색한 뒤 쓴다.

오류 코드는 v3.0 기준으로 다음 열다섯 가지가 정의되어 있다. 성공이 아니면 a1의 값은 함수가 따로 정하지 않는 한 정의되지 않는다.

HSM: 하트를 켜고 끄는 약속

보조 하트를 깨우는 방법이 칩마다 다르면 운영체제는 곤란하다. 어떤 칩은 전원 도메인을 켜야 하고, 어떤 칩은 특정 레지스터에 시작 주소를 써야 한다. SBI의 HSM(Hart State Management) 확장은 이 차이를 펌웨어 안에 숨기고, 운영체제에는 하트마다 일곱 가지 상태와 네 가지 함수만 보여 준다.

타이머·IPI·원격 펜스: 펌웨어 경유와 하드웨어 직행

특권 규격에서 타이머 비교 레지스터 mtimecmp와 소프트웨어 인터럽트 비트는 M 모드만 만질 수 있는 메모리 매핑 장치였다. 그래서 초기 RISC-V 리눅스는 타이머를 맞출 때마다, 다른 하트를 깨울 때마다 SBI로 펌웨어를 불렀다. 문제는 비용이다. 타이머 이벤트 하나에 M 모드 트랩이 두 번(설정 ecall, 만료 인터럽트) 끼어든다.

같은 흐름이 IPI와 원격 TLB 무효화에도 있다. 리눅스가 다른 하트의 TLB를 비우려면 그 하트에게 “sfence.vma를 실행하라”고 알려야 하는데, 소프트웨어 인터럽트를 거는 장치가 M 모드 전용이면 SBI의 IPI·RFENCE 확장을 쓸 수밖에 없다. AIA의 IMSIC이 있으면 S 모드가 다른 하트의 인터럽트 파일에 직접 MSI를 써서 IPI를 보낼 수 있다. BRS 규격은 바로 이 관계를 규칙으로 적어 두었다.

인터럽트 구조의 진화: CLINT에서 AIA까지

특권 규격은 하트 안의 인터럽트 비트(mip·mie의 소프트웨어·타이머·외부 인터럽트)만 정하고, 그 비트를 바깥에서 누가 올리는지는 정하지 않았다. 그 바깥 장치가 세 세대에 걸쳐 바뀌어 왔다.

1. CLINT / ACLINT — 하트마다 타이머(mtime·mtimecmp)와 소프트웨어 인터럽트 비트(msip)를 메모리 주소에 둔 단순한 장치. CLINT는 SiFive 구현에서 시작한 사실상의 표준이고, 이를 정리한 ACLINT는 공개 규격이지만 공식 비준 목록에는 없다.
2. PLIC — 장치의 인터럽트 선을 모아 우선순위를 매기고 하트의 외부 인터럽트 선(EIP)으로 전달한다. 원래 특권 규격 초안에 있다가 분리되어 PLIC v1.0.0으로 비준되었다.
3. AIA — 인터럽트를 선 대신 메모리 쓰기(MSI)로 전달하는 IMSIC과, 선 인터럽트를 받아 MSI로 바꿔 주는 APLIC을 정의한다. 가상화(게스트 인터럽트 파일)와 수천 개의 인터럽트를 염두에 둔 설계다.

AIA: 인터럽트를 메모리 쓰기로

PCI Express 장치는 원래 인터럽트를 메모리 쓰기로 알린다(MSI). 정해진 주소에 정해진 값을 쓰면 그것이 곧 인터럽트다. AIA의 IMSIC(Incoming MSI Controller)은 하트마다 하나씩 붙어 이 쓰기를 받는다. IMSIC 안에는 특권 수준마다 인터럽트 파일이 있고(M 파일, S 파일, H 확장이 있으면 게스트 파일 GEILEN개), 파일마다 4 KiB 페이지 하나를 차지한다. 그 페이지 오프셋 0x000의 seteipnum_le에 식별자 번호를 쓰면 해당 대기 비트가 켜진다. 파일 하나가 지원하는 식별자 수는 64의 배수보다 하나 적은 값으로 최소 63, 최대 2047이다.

하트 쪽에서는 새 CSR로 인터럽트를 받는다. stopei(0x15C)를 읽으면 비트 26:16에 가장 우선인(번호가 가장 작은) 대기 식별자가 나오고, csrrw a0, stopei, zero처럼 읽으면서 쓰면 그 대기 비트가 지워진다. PLIC의 claim처럼 버스를 건너는 MMIO 읽기가 필요 없다. M 수준은 mtopei(0x35C), 게스트는 vstopei를 쓴다.

IOMMU: 장치의 DMA에도 울타리를

CPU의 메모리 접근은 MMU와 PMP가 지키지만, 네트워크 카드나 저장 장치는 DMA로 메모리를 직접 읽고 쓴다. 장치 드라이버의 버그나 악의적인 장치가 아무 물리 주소에나 쓸 수 있다면 운영체제의 격리는 무너진다. 가상 머신에 장치를 통째로 넘겨줄 때는 더 심각하다. 게스트는 자기 “물리 주소”를 장치에 알려 주지만, 그것은 사실 게스트 물리 주소(GPA)일 뿐이다.

RISC-V IOMMU 규격은 장치가 낸 주소(IOVA)를 CPU와 같은 페이지 테이블 형식으로 변환한다. 장치는 device_id(최대 24비트, PCIe라면 버스·장치·함수 번호)로 구별되고, 공유 가상 주소를 쓰는 장치는 process_id(최대 20비트, PCIe의 PASID)도 함께 낸다.

디버그·트레이스·세미호스팅: 칩을 처음 깨울 때

새 칩에 처음 전원을 넣었을 때는 콘솔도 운영체제도 없다. 이때 쓰는 것이 외부 디버거다. RISC-V Debug 규격은 JTAG 같은 전송 수단으로 들어온 디버거가 하트를 멈추고, 레지스터와 메모리를 읽고 쓰고, 다시 실행시키는 방법을 정한다.

Debug 모드와 추상 명령

하트가 멈추면 M 모드보다도 높은 Debug 모드(Debug Mode)에 들어간다(Sdext 확장). 이때 하트는 멈춘 주소를 dpc(0x7B1)에, 멈춘 이유와 이전 특권 수준을 dcsr(0x7B0)에 기록한다. dcsr.cause(비트 8:6)는 1=ebreak, 2=트리거, 3=haltreq, 4=한 단계 실행(step), 5=resethaltreq, 6=halt group이고, dcsr.prv(비트 1:0)는 멈추기 전 특권 수준이다. 디버그 전용 CSR 0x7B0–0x7BF는 Debug 모드에서만 보이며, 하드웨어 중단점을 만드는 트리거 CSR(tselect 0x7A0, tdata1–tdata3 0x7A1–0x7A3, Sdtrig 확장)은 M 모드에서도 접근할 수 있다.

트레이스와 세미호스팅

디버거로 멈추면 실시간 동작이 깨진다. 멈추지 않고 실행 흐름을 기록하려면 트레이스를 쓴다. E-Trace(Efficient Trace, v2.0)는 모든 명령을 기록하지 않고 분기 결과와 불연속 지점만 압축해 내보내며, 디코더가 프로그램 바이너리와 맞춰 보며 실행 경로를 복원한다. N-Trace(v1.0)는 Nexus 표준 메시지 형식을 쓰는 방식이다. 트레이스 제어 인터페이스, 커넥터, 캡슐화 형식도 각각 별도 규격으로 비준되어 있다.

세미호스팅(Semihosting v1.0)은 반대 방향이다. 운영체제가 없는 대상 프로그램이 디버거 호스트의 파일·콘솔을 빌려 쓴다. RISC-V에는 ebreak가 하나뿐이라, 디버거가 넣은 중단점과 구별하려고 특별한 세 명령 묶음을 쓴다. 연산 번호는 a0, 인자는 a1, 결과는 a0로 돌아온다.

플랫폼 규격: BRS·UEFI·ACPI·서버

지금까지의 규격은 부품이다. “이 부품들을 어떤 조합으로 갖추면 상용 리눅스 배포판을 그대로 설치할 수 있다”는 약속은 플랫폼 규격이 한다. x86 PC가 UEFI와 ACPI 덕분에 어느 회사 메인보드에서나 같은 설치 USB로 부팅되는 것처럼, RISC-V도 같은 길을 택했다.

확인 퀴즈

더 읽을거리

• RISC-V Supervisor Binary Interface Specification v3.0 — 호출 규약, 오류 코드, 모든 확장
• The RISC-V Advanced Interrupt Architecture v1.0 — IMSIC, APLIC, 인터럽트 CSR
• RISC-V Platform-Level Interrupt Controller Specification v1.0.0
• RISC-V IOMMU Architecture Specification
• The RISC-V Debug Specification v1.0 — Debug Module, DTM, Sdext, Sdtrig
• Efficient Trace for RISC-V (E-Trace) · N-Trace · Semihosting
• RISC-V Boot and Runtime Services (BRS) v1.0 · RISC-V UEFI Protocol
• RISC-V Server Platform · Server SoC · RPMI · ACPI RIMT
• Volume II: Privileged Architecture — CSR 주소 목록 (stimecmp, dcsr, dpc, 트리거 CSR)
• OpenSBI 프로젝트 문서 (github.com/riscv-software-src/opensbi) · 리눅스 커널 문서 RISC-V Kernel Boot Requirements and Constraints