V 확장: 벡터 연산

왜 벡터인가: 고정 폭 SIMD와 길이 무관 벡터

스칼라 코드로 z[i] = x[i] + y[i]를 n번 계산하면 매 원소마다 로드 두 번, 덧셈 한 번, 저장 한 번, 포인터 증가와 분기가 따라온다. 계산 자체보다 명령을 가져오고 해독하는 비용이 더 크다. 한 명령에 여러 원소를 실으면 이 비용이 원소 수만큼 나뉜다. 여기까지는 SIMD와 벡터가 같다. 차이는 몇 개를 싣느냐를 누가 정하느냐에 있다.

RISC-V V 확장은 1970년대 Cray-1에서 시작한 벡터 머신의 전통을 잇는다. 레지스터 하나의 길이 VLEN은 구현이 정하는 상수이고, 프로그램은 처리할 원소 수(응용 벡터 길이(AVL, application vector length))를 vsetvli로 건네 하드웨어가 이번 반복에 처리할 개수 vl을 돌려받는다. 이렇게 짠 코드를 벡터 길이 무관(VLA, vector-length agnostic) 코드라 한다.

벡터 레지스터와 CSR

V 확장은 정수·부동소수점 레지스터와 별도로 32개의 벡터 레지스터 v0–v31을 더한다. 각 레지스터는 VLEN비트다. 규격은 구현마다 두 상수를 정하게 한다.

• ELEN — 어떤 연산이든 만들거나 쓸 수 있는 원소의 최대 폭. 8 이상, 2의 거듭제곱. V 확장은 64다.
• VLEN — 벡터 레지스터 하나의 비트 수. ELEN 이상, 2의 거듭제곱, 2¹⁶ 이하. V 확장은 최소 128이다.

SEW·LMUL·vtype: 레지스터를 어떻게 나누고 묶을까

벡터 명령의 32비트 인코딩에는 원소 폭이나 레지스터 묶음 정보를 넣을 자리가 없다. 그래서 RISC-V는 이 정보를 vtype CSR로 빼냈다. vadd.vv는 하나뿐이지만, 직전에 vsetvli로 정한 vtype에 따라 8비트 덧셈이 되기도 하고 64비트 덧셈이 되기도 한다.

vlmul은 부호 있는 3비트 값으로, LMUL = 2^vlmul이다. 그래서 111(−1)이 1/2, 110(−2)이 1/4, 101(−3)이 1/8이 된다. 여기서 이 장의 핵심 공식이 나온다.

LMUL: 레지스터 여러 개를 하나처럼

LMUL(length multiplier)이 1보다 크면 연속된 레지스터 여러 개가 레지스터 그룹(vector register group) 하나가 된다. 명령에는 그룹의 첫 레지스터 번호만 적고, 원소는 그 레지스터부터 차례로 채워진 뒤 다음 번호로 넘어간다. 그룹 시작 번호는 LMUL의 배수여야 한다. 아니면 그 인코딩은 예약(reserved)이다.

LMUL을 키우는 첫째 이유는 폭이 다른 데이터를 같은 원소 수로 맞추기 위해서다. 16비트 값을 32비트로 넓히면 같은 원소 수를 담는 데 레지스터가 두 배 필요하다. 그래서 규격은 루프 안에서 SEW/LMUL 비율을 일정하게 유지하라고 권한다. 비율이 같으면 VLMAX도 같아서, 한 번 정한 vl을 모든 폭에 그대로 쓸 수 있다. 분수 LMUL은 반대로 좁은 데이터가 레지스터 하나를 통째로 차지하지 않게 해, 32개 레지스터 이름을 더 많이 쓰게 해 준다. ELEN=64인 구현은 1/2, 1/4, 1/8을 반드시 지원해야 한다.

위 표의 한 열에 있는 설정들은 VLMAX가 모두 같다(규격 표를 그대로 옮겼다). 예를 들어 SEW/LMUL=16 열에서는 e8·mf2, e16·m1, e32·m2, e64·m4가 같은 원소 수를 다룬다.

vsetvli: 하드웨어와 길이를 협상하기

설정 명령은 세 가지다. 셋 다 새 vtype을 쓰고, AVL로부터 vl을 정해 vl CSR과 rd에 함께 쓴다. 모두 OP-V 주 opcode(1010111)의 funct3=111(OPCFG)을 쓴다.

AVL은 어디서 오나

vl을 정하는 규칙

AVL이 VLMAX 이하면 vl = AVL이다. AVL이 VLMAX의 두 배 이상이면 vl = VLMAX다. 그 사이, 즉 VLMAX < AVL < 2·VLMAX인 경우에만 구현에 재량이 있다. vl은 ceil(AVL/2) 이상 VLMAX 이하 중 아무 값이나 될 수 있다. 같은 구현에서 같은 입력이면 늘 같은 값이어야 한다.

이 규칙에서 유용한 성질이 따라 나온다. AVL=0이면 vl=0, AVL>0이면 vl>0, 그리고 vl은 VLMAX와 AVL을 넘지 않는다. 또 첫 반복의 vl이 모든 반복 중 가장 크다는 것이 보장되므로, 리덕션 루프가 vl의 최댓값을 따로 기억할 필요가 없다.

스트립 마이닝: 길이 무관 루프

n개짜리 배열을 VLMAX개씩 잘라 처리하는 기법을 스트립 마이닝(strip mining)이라 한다. RISC-V에서는 vsetvli가 자르는 일을 맡는다. 아래는 규격 부록의 32비트 정수 벡터 덧셈 예제다. 반복 횟수도, 마지막 꼬리 처리도 코드에 드러나지 않는다. t0에 돌아온 vl만큼 포인터를 옮기고 남은 수 a0를 줄일 뿐이다.

마스크와 꼬리 정책

if가 들어 있는 루프를 벡터로 바꾸려면 원소마다 연산을 할지 말지 고를 수 있어야 한다. V 확장은 이를 마스크(mask)로 한다. 마스크는 항상 v0에서 오고, 원소 i의 마스크 비트는 SEW·LMUL과 상관없이 v0의 비트 i다. 명령의 비트 25인 vm이 0이면 마스크를 쓰고(어셈블리에서 v0.t), 1이면 쓰지 않는다.

한 명령이 다루는 원소 번호는 네 부류로 나뉜다. vstart보다 앞은 prestart, vstart부터 vl 앞까지는 body, vl부터 끝까지는 tail이다. body는 다시 마스크가 켜진 active와 꺼진 inactive로 나뉜다.

그렇다면 inactive와 tail 자리의 목적지 레지스터에는 무엇이 남을까? vtype의 두 비트가 정한다.

벡터 메모리 접근

벡터 로드·저장은 새 opcode를 만들지 않고 스칼라 부동소수점 로드·저장 opcode(LOAD-FP, STORE-FP) 안의 남는 width 값을 썼다. 메모리 원소 폭 EEW는 명령에 직접 적혀 있어서(vle8, vle16, vle32, vle64) 폭이 섞인 루프에서도 vtype을 덜 바꿔도 된다. 주소 지정 방식은 mop[1:0] 필드가 정한다.

세그먼트 로드: 구조체 배열을 필드별로

RGB 픽셀처럼 필드 여러 개가 반복되는 "구조체의 배열"은 세그먼트(segment) 로드로 한 번에 풀 수 있다. nf 필드가 세그먼트당 필드 수(2–8)를 정하고, 각 필드가 연속된 번호의 레지스터(그룹)로 들어간다. EMUL × 필드 수는 8을 넘을 수 없다.

fault-only-first: 끝을 모르는 루프

strlen처럼 어디서 끝날지 모르는 루프를 벡터로 돌리면, 문자열 끝 뒤의 바이트를 미리 읽다가 매핑되지 않은 페이지를 건드릴 수 있다. vle8ff.v 같은 fault-only-first 로드는 0번 원소의 예외만 트랩으로 처리한다. 1번 이후 원소에서 예외가 날 자리라면 트랩 없이 vl을 그 원소 번호로 줄이고 끝낸다. 아래는 규격의 예제다.

넓히기·리덕션·순열

산술 명령은 OP-V opcode에 있고, funct3가 피연산자 종류를 정한다. .vv(벡터-벡터), .vx(벡터-정수 레지스터), .vi(벡터-5비트 즉시값), 부동소수점의 .vf다. 대부분은 이름만 보면 뜻을 알 수 있으니, 여기서는 벡터만의 독특한 무리 셋을 본다.

넓히기와 좁히기

vw로 시작하는 넓히기(widening) 명령은 SEW 원소 둘로 2·SEW 결과를 만든다. 원소 수는 그대로이므로 결과는 레지스터 그룹이 두 배로 커진다. 규격의 표현으로 목적지의 EEW = 2·SEW, EMUL = 2·LMUL이다. 그래서 LMUL=8에서의 넓히기는 EMUL=16이 되어 예약이다. 반대로 vn으로 시작하는 좁히기(narrowing)는 2·SEW 원본을 SEW로 줄인다.

리덕션: 벡터를 스칼라 하나로

vredsum.vs vd, vs2, vs1은 vs2의 active 원소를 모두 더하고 vs1[0]을 보탠 값을 vd[0]에 쓴다. 스칼라 입력과 출력이 x 레지스터가 아니라 벡터 레지스터의 0번 원소에 있는 것이 특징이다. 벡터 유닛과 스칼라 유닛을 느슨하게 분리해 두려는 설계다.

순열: 원소의 자리를 옮기기

원소의 위치를 바꾸는 명령은 vslideup/vslidedown(정해진 칸 수만큼 밀기), vslide1up/vslide1down(한 칸 밀며 스칼라 끼워 넣기), vrgather(인덱스 벡터로 아무 원소나 골라 모으기. 인덱스가 VLMAX 이상이면 0), vcompress(마스크로 고른 원소를 앞으로 모으기)가 있다.

Zve*·Zvl*와 벡터 암호 확장

V 확장 전체는 작은 마이크로컨트롤러에게 무겁다. 64비트 원소, 배정밀도 부동소수점, VLEN 128비트를 모두 갖추어야 하기 때문이다. 그래서 규격은 임베디드용 Zve* 다섯 가지와 최소 VLEN을 밝히는 Zvl*를 따로 정의한다.

Zve64*에는 EEW=64의 vmulh 계열과 vsmul이 빠져 있다. 64비트 곱의 상위 절반을 만드는 데 게이트가 많이 들기 때문이다. Zvl 확장은 Zvl32b, Zvl64b, Zvl128b, Zvl256b, Zvl512b, Zvl1024b처럼 최소 VLEN을 밝히며, 긴 것은 짧은 것을 모두 포함한다. 프로파일은 이것으로 "이 플랫폼의 VLEN은 적어도 얼마"를 요구할 수 있다(23장).

벡터 암호 확장

14장의 스칼라 암호(Zk*)처럼, 벡터에도 암호 확장(Vector Cryptography v1.0)이 있다. AES 한 블록은 128비트이므로 이 명령들은 SEW=32 원소 네 개를 묶은 원소 그룹(element group, EGW=128) 단위로 동작한다. VLEN이 128보다 작으면 LMUL로 레지스터를 묶어 그룹을 만든다.

확인 퀴즈

더 읽을거리

• The RISC-V Instruction Set Manual, Volume I — "V" Standard Extension for Vector Operations, Version 1.0 (v20260120)
• Volume I — Vector Assembly Code Examples (vvaddint32, memcpy, saxpy, sgemm 등)
• Volume I — Cryptography Extensions: Vector Instructions, Version 1.0
• RISC-V Vector C Intrinsics — C에서 벡터 명령을 쓰는 표준 내장 함수
• Richard M. Russell, "The CRAY-1 Computer System", Communications of the ACM 21(1), 1978 — 벡터 레지스터 머신의 원형
• 이 책의 14장(스칼라 비트 조작과 암호), 12장(부동소수점), 23장(RVA23에서의 V)